一种FPGA中BRAM36k的设计方法  

A Design Method of FPGA BRAM36k

作　　者：刘瑛[1] 胡凯[1] 丛红艳[1] 万清[1] 

机构地区：[1]中国电子科技集团公司第58研究所,江苏无锡214035

出　　处：《电子与封装》2014年第5期18-22,共5页Electronics & Packaging

摘　　要：BRAM以阵列的方式排布于FPGA内部,是FPGA实现各种存储功能的主要部分。FPGA通过BRAM以及可编程逻辑资源给用户提供各种不同的存储资源。介绍了FPGA其中可编程存储模块BRAM36k的具体功能以及实现方法。该模块支持多种地址和数据位宽纵横比组合、多种读接口和写接口数据带宽转换,支持奇偶校验bit写入和读出。最后对模块的功能进行了功能级仿真验证,仿真结果符合预期设计目标。BRAM is placed by array at FPGA, and is the main sector to realize the store function in FPGA. Through BRAM and programmable logic resource, FPGA can afford client different kinds of store memory resource. The article introduces the detailed function and realization of programmable store module named BRAM36k. The BRAM36k supports multiple address width and data width combination, supports different write data width and read data width combination, supports the parity check bit writing in and read out. Finally make a function simulation for it and the simulation results meet the pre-deifned design target.

关 键 词：BRAM36k FIFO 奇偶校验 

分 类 号：TN402[电子电信—微电子学与固体电子学]