基于性能的LUT结构的FPGA的再设计算法  

PERFORMANCE-BASED REDESIGN ALGORITHM FOR LUT FPGA

作　　者：张万鹏[1] 童家榕[1] 唐璞山[1] 

机构地区：[1]复旦大学电子工程系集成电路CAD实验室,上海200433

出　　处：《计算机应用与软件》2001年第3期64-68,共5页Computer Applications and Software

摘　　要：本文提出一个基于性能的LUT结构的FPGA的再设计算法,该算法采用特征函数以及对原布尔网络进行相应的约束实现电路的再设计。因为不改变网络的拓扑结构,从而避免了在再设计过程中重新考虑电路的时延和布局布线结果。This paper presents a performance based redesign algorithm for LUT type FPGA. The algorithm uses characteristic functions and presents a redesign method based on restriction for an original relation . Without changing the topology structure of the boolean network in the redesign process, reconsidering the circuit delay and the related placement and routing are avoided.

关 键 词：再设计算法 LUT结构 FPGA 特征函数 可编程逻辑器件 

分 类 号：TP332.102[自动化与计算机技术—计算机系统结构]