一个新的MOS模拟单元电路版图的STACK生成方法  

A Novel STACK Generation Technique for MOS Analog Cell Circuit Layout

作　　者：李明原[1] 曾璇[1] 唐璞山[1] 周电[2] 

机构地区：[1]复旦大学电子工程系CAD室,上海200433 [2]美国德州大学达拉斯分校电机系

出　　处：《计算机辅助设计与图形学学报》2001年第3期236-241,共6页Journal of Computer-Aided Design & Computer Graphics

基　　金：国家自然科学基金海外杰出青年学者合作研究基金!( 6 992 840 2 );国家自然科学基金! ( 6 980 6 0 0 4);高等学校博士学科点专项科研

摘　　要：提出了一种新的 MOS模拟单元电路的 STACK版图自动生成方法 .该方法将电路网表映射为扩散图 ,基于扩散图进行电路划分、模板匹配和对称查找 .提出的对称查找算法适用于非全对称电路的最大匹配对称结构查找 .文中改进了 Atallah欧拉路径生成算法 ,通过增加哑元条保证欧拉路径的生成 .对生成的 STACK,采用分布式寄生电容模型计算各个节点的寄生电容 ,并计算 STACK的面积和形状 。This paper proposes a new technique to automatically generate STACK layout for MOS analog cell circuits. The circuit net list is first mapped into a diffusion graph. Based on the diffusion graph, circuit partition, pattern recognition and symmetry searching are carried out to generate sub graphs, each of which can be implemented by a STACK. The proposed symmetry searching algorithm can find the maximal symmetry structures in a none fully symmetric circuit. To guarantee the generation of a Eularian trail, the Atallah Eularian trail generation algorithm is improved by employing the dummy adding technique. In order to evaluate the performance of a generated STACK, a distributed parasitic capacitance model is applied to calculate the STACK node parasitic capacitance, as well as the calculation of STACK area and shape.

关 键 词：模拟单元电路版图 STACK生成 CAD MOS电路 

分 类 号：TN431.102[电子电信—微电子学与固体电子学]