SDH中E1接口数字分接复用器的VHDL设计及FPGA实现  

作　　者：刘宇[1] 陈文艺[2] 

机构地区：[1]西安电子科技大学CAD所,710061 [2]西安邮电学院ASIC设计中心,710061

出　　处：《电子技术应用》2001年第4期63-65,共3页Application of Electronic Technique

摘　　要：介绍了SDH系统中的接口电路--数字分接复用器的VHDL设计及FPGA实现。该分接复用器电路用纯数字同步方式实现，可完成SDH系统接口电路中7路（可扩展为N路）E1数据流的分接和复用。该设计显示了用高级硬件描述语言VHDL及状态转移图作为输入法的新型电路设计方法的优越性。

关 键 词：分接复用器 状态转换图 数字通信 VHDL FPGA 同步数字系统 E1接口 

分 类 号：TN914.332[电子电信—通信与信息系统]