Verilog-HDL在数字ASIC设计上的应用  

作　　者：须国宗[1] 梁洪昌[1] 黄焕章 

机构地区：[1]中国科学院上海冶金所微电子学分部CAD室,上海200233

出　　处：《微处理机》1996年第1期27-30,共4页Microprocessors

摘　　要：本文探索了在CADENCE环境下采用Verilog－HDL工具从顶到下设计ASIC的一般方法。工作着重在单元库的建立和RTL级的逻辑综合与优化技术。从系统功能出发，进行多层次设计，Verilog－HDL设计工具可以提供强有力支持。本文通过一个设计实例介绍了Verilog－HDL设计工具的应用。

关 键 词：专用集成电路 硬件描述语言 设计 数字式 

分 类 号：TN402[电子电信—微电子学与固体电子学]