须国宗

作品数：3被引量：2H指数：1
导出分析报告
供职机构：中国科学院上海冶金研究所上海微系统与信息技术研究所更多>>
发文主题：VERILOG-HDL专用集成电路数字式硬件描述语言大容量更多>>
发文领域：电子电信自动化与计算机技术机械工程更多>>
发文期刊：《微处理机》《微电子学与计算机》《半导体技术》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-3
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
采用不同工艺的CMOS钟电路分析及设计
《半导体技术》1997年第3期33-36,共4页余宽豪 须国宗 
对早期开发的铝栅ＣＭＯＳ４．１９ＭＨｚ钟电路和近期研制的硅栅ＣＭＯＳ４．１９ＭＨｚ钟电路进行了详细分析比较。随着工艺技术的不断提高和设计改进，使得电路在降低功耗、减小面积方面更加完善，从而提高性能价格比。
关键词：低功耗 C^2MOS电路 石英钟 钟表电路 
Verilog-HDL在数字ASIC设计上的应用被引量：2
《微处理机》1996年第1期27-30,共4页须国宗 梁洪昌 黄焕章 
本文探索了在CADENCE环境下采用Verilog－HDL工具从顶到下设计ASIC的一般方法。工作着重在单元库的建立和RTL级的逻辑综合与优化技术。从系统功能出发，进行多层次设计，Verilog－HDL设计工具可以提供强有力支持。本文通过一个设计实例...
关键词：专用集成电路 硬件描述语言 设计 数字式 
大容量EPROM的随机图形测试方法
《微电子学与计算机》1989年第2期4-7,共4页范恒 须国宗 徐元森 
基于对EPROM读写特性和故障模型的分析,本文提出了采用随机测试图形的EPROM功能测试方法.这不仅可提高译码电路故障的检测率,而且能切实地反映出存贮单元状态间的耦合故障,比使用传统测试图形的功能测试具有更大的优越性.在微机上由线...
关键词：EPROM 随机图形测试 EPROM测试 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部