用CPLD实现的DRAM控制器  

The Design of a DRAM Controller Using CPLD

作　　者：郑成文[1] 王艳梅[1] 袁风莲[1] 

机构地区：[1]沈阳工业学院电子工程系,辽宁沈阳110045

出　　处：《沈阳工业学院学报》2001年第3期48-53,共6页Journal of Shenyang Institute of Technology

摘　　要：对一个大容量的 DRAM存储器而言 ,控制器是必不可少的 .本文论述一个用 CPLD实现的 DRAM控制器 ,它由三个模块组成 ,用状态机实现 ,可保证对 DRAM的访问、换页、刷新间的有效配合 .对 CPL D的行为控制 ,采用了As far as the DRAM memory with large capacity is concerned,controller is the key component.The paper provides a solution scheme using a CPLD.This module consists of three parts implemented by state machine,and can effectively operate for accessing.paging and refreshing to the DRAM.The hardware describing language ABEL is used.

关 键 词：CPLD 状态机 页 DRAM 存储器 控制器 ABEL 硬件描述语言 

分 类 号：TP333[自动化与计算机技术—计算机系统结构] TP332.3[自动化与计算机技术—计算机科学与技术]