80C186XL嵌入式系统中DRAM控制器的CPLD解决方案  

作　　者：黄深喜[1,2] 杨安平[3] 樊晓平[1] 

机构地区：[1]中南大学 [2]湖南计算机股份有限公司 [3]长沙电力学院

出　　处：《单片机与嵌入式系统应用》2001年第11期12-15,共4页Microcontrollers & Embedded Systems

摘　　要：介绍怎样在嵌入式CPU 80C186XL DRAM刷新控制单元的基础上,利用CPLD技术和80C186XL的时序特征设计一个低价格、功能完整的DRAM控制器的方法,并采用VHDL语言编程实现。

关 键 词：嵌入式微处理器 CPU 80C186XL DRAM 控制器 CPLD 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]