模拟电路可测拓扑条件和可测性分析及可测性设计  

Topological Conditions,Analysis and Design for Testability in Analogue Circuits

作　　者：孙义闯[1] 何怡刚[2] 

机构地区：[1]英国Hertford shire大学工程与信息科学学院电子通讯与电气工程系 [2]湖南大学电气与信息工程学院,湖南长沙410082

出　　处：《湖南大学学报（自然科学版）》2002年第1期85-92,共8页Journal of Hunan University:Natural Sciences

基　　金：家自然科学基金资助 (594 770 0 2 );湖南省自然科学基金 (N o.98JJY2 0 3 8);高等学校骨干教师资助计划项目 (教文 [2 0 0 0 ] 6 5号 )资助

摘　　要：深刻地阐述了系统的可测性问题 ,提出了从可测性分析和可测性设计两方面进行研究的观点 .针对支路故障诊断法 ,讨论了可测拓扑条件、可测性分析和可测性设计问题 ,提出了几个新的必要且几乎充分可测拓扑条件 。The testability problem of analogue circuits and systems was discussed in a comprehensive way.The viewpoint of studying testability form,analysis and design was proposed.For the branch fault diagnosis approach of analogue circuits a number of new necessary and almost sufficient topological testability conditions were prsented.Various effective methods and algorithms for testability analysis and desgin are given.

关 键 词：模拟电路 故障诊断 可测性分析 可测性设计 可测拓扑条件 拓扑结构 

分 类 号：TN710[电子电信—电路与系统]