检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
出 处:《微电子学》2014年第3期380-383,共4页Microelectronics
基 金:国家重点基础研究发展规划项目(2011CBA00602);国家科技重大专项(2009ZX02035-004-01;2011ZX02708-002)
摘 要:随着集成电路特征尺寸进入纳米尺度,摩尔定律的延续受到一定的挑战,纳米技术代的晶体管亟需全新的材料、器件结构和工艺集成技术。在器件结构方面,无结型场效应晶体管由于其近似理想的电流电压特性、优良的等比例缩小能力以及极其简单的制造工艺,受到了人们广泛的关注。通过三维数值仿真工具Synopsys Sentaurus 3DTCAD,对多栅的无结型MOS晶体管进行了数值模拟仿真。并在此基础上探究了无结型器件沟道形状对其电学特性的影响,提出了具有倒角正梯形沟道的多栅无结型晶体管结构,验证了其相较于普通无结多栅型器件更加优良的电学特性,以及栅长下降至20nm以下节点时对短沟道效应的进一步抑制作用。In this study we analyze the influence of channel geometry on the performance of junctionless field effect transistors,which has recently been proposed as a promising alternative candidate for conventional MOSFETs in nano-scale technology nodes.Four channel geometrical structures are studied and compared,including rectangle,upper-corner,omega and trapezoid.Tri-gate structure is applied to junctionless transistor to enhance gate control ability over the channel.3-dimensional numerical simulation results show that compared to the junctionless transistor with a rectangle channel,trapezoidal-shape channel junctionless transistor exhibits better electrical characteristics,as well as better performance in suppression of short-channel effects(SCEs).It has lower DIBL value,steeper subthreshold slope and higher on/off current ratio,especially when the gate length is scaled down below 20nm.
分 类 号:TN386.1[电子电信—物理电子学]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.15