一种快速模乘运算器的设计  

Design of a Fast Modular Multiplier

作　　者：曹军[1] 刘兴辉[1] 张文婧 赵宏亮[1] 姜长仁 

机构地区：[1]辽宁大学物理学院,沈阳110036 [2]北京宏思电子有限责任公司,北京100191

出　　处：《电子器件》2014年第3期435-440,共6页Chinese Journal of Electron Devices

基　　金：国家自然科学基金项目(21171081);辽宁省科技厅自然科学基金项目(20082050);辽宁省教育厅高等学校科研基金项目(L2010152)

摘　　要：设计了一种257 bit快速Montgomery模乘器。针对Montgomery算法中大数乘法操作存在耗时过长问题,采用二次Booth32编码与Wallace树压缩思想,将三次乘法做成三级流水结构,并将加法和可能的减法巧妙的结合在第3次乘法中,最大限度地提高计算并行性。仿真结果表明,整个模乘器可工作在140 MHz频率下,建立流水的时间是42.329 ns,其后每次模乘时间是7.022 ns,性能远远优于现有的模乘器。所设计的模乘器可用于模乘运算的高性能实现,尤其在设计多核运算模块时其性能优势比较明显。A 257 bit fast modular multiplier is designed. Booth32 algorithm and Wallace CSA architecture are used to solve the problem of multiplication of large number consumed too long times. Our multiplier is three-level pipeline structure, the addition and subtraction algorithms are incorporated to the third multiplication. The simulation results indicate：the clock frequency of the chip is 140 MHz,the time of set up pipelining is 42. 329 ns,afterwards,every module multiplication required 7. 022 ns. Compared with the other modular multiplier, this design has higher per- formance. The module Multiplier designed in this paper can be used to the high performance operation of module multiplication, especially in the design of multi-core computing module.

关 键 词：MONTGOMERY模乘 大数乘法器 有限状态机 流水线技术 

分 类 号：TN431.2[电子电信—微电子学与固体电子学]