一款SRAM芯片的设计与测试  

Design and Test of a SRAM Chip

作　　者：刘文斌[1] 汪金辉[1] 袁颖[1] 杨洪艳[1] 侯立刚[1] 

机构地区：[1]北京工业大学集成电路与系统研究室,北京100124

出　　处：《微电子学》2014年第4期495-498,502,共5页Microelectronics

基　　金：国家自然科学基金资助项目(61204040;60976028);北京市自然科学基金资助项目(4123092);教育部博士点基金资助项目(20121103120018)

摘　　要：基于Chartered 0.35μm EEPROM CMOS工艺,采用全定制方法设计了一款应用于低功耗和低成本电子设备的8×8 bit SRAM芯片。测试结果表明,在电源电压为3.3 V,时钟频率为20MHz的条件下,芯片功能正确、性能稳定、达到设计要求,存取时间约为6.2 ns,最大功耗约为6.12 mW。Based on Chartered 0.35 μm EEPROM CMOS process, a fully customized 8×8 bit SRAM chip is designed and taped-out, which is mainly used in low power and low cost electronic equipments. According to the test results, when the supply voltage is 3.3 V and clock frequency is 20 MHz, the chip works well, and the performance meets the design requirements, the access time is 6.2 ns and the maxim power consumption is 6.12 mW.

关 键 词：SRAM 灵敏放大器 译码器 芯片测试 存取时间 

分 类 号：TN432[电子电信—微电子学与固体电子学]