基于VerilogHDL的电子电路设计图的一种可视化编程方法  

作　　者：邓凯升 赵宇晴[1] 

机构地区：[1]同济大学计算机科学与技术系,上海201804

出　　处：《卷宗》2014年第10期318-319,共2页

摘　　要：随着计算机软件工程技术的迅速发展，可视化编程技术已经成为当今软件开发最重要的工具和手段。尤其是Power Builder、Visual C＋＋等开发工具的出现，大大推动了可视化编程技术的发展。本文旨在探索可视化编程技术在基于硬件描述语言的电子电路设计领域的实现，介绍一种将电路设计图自动转换成硬件描述语言（Verilog HDL）的方法。

关 键 词：电子电路 可视化 设计图 编程方法 硬件描述语言 BUILDER VERILOG 软件工程技术 

分 类 号：TP311.11[自动化与计算机技术—计算机软件与理论]