一种多输入情况下FPGA跨时钟域的解决方法  

The Method for Clock Domain Crossing of FPGA in Multiple Input Case

作　　者：王娜[1] 孙钰林[1] 袁素春[1] 郑晶晶[1] 

机构地区：[1]中国空间技术研究院西安分院,西安710000

出　　处：《空间电子技术》2014年第4期74-76,共3页Space Electronic Technology

摘　　要：采用异步FIFO是解决多比特数据跨时钟域传递的一种有效方法。在异步FFIO的基础之上提出一种通过扩展FIFO位宽,实现伴随门控信息与数据同时转换的新方法。与传统方法相比较,新方法具有更好的同步性。It is an effective method to transfer groups of signals clock domain crossing by asynchronous FIFO. Based on asynchronous FIFO, a design method was proposed by extending the width of FIFO to achieve conversion with gating and da-ta. Compared to traditional methods, the new method has a better synchronization.

关 键 词：跨时钟域 FPGA 异步FIFO 

分 类 号：TN791[电子电信—电路与系统]