基于EDK的高速数据收发嵌入式用户IP核设计  

Design of High-speed Data Transceiver Embedded User IP Core Based on EDK

作　　者：范晓星[1] 席鹏飞[1] 孟琪[1] 

机构地区：[1]西安电子科技大学电子信息攻防对抗与仿真技术教育部重点实验室,陕西西安710071

出　　处：《电子科技》2015年第2期164-168,共5页Electronic Science and Technology

摘　　要：介绍了基于FPGA嵌入式系统的多通道高速数据收发模块的用户IP核设计。在Xilinx公司的ISE开发工具中,用FPGA器件中的硬核Rocket IO及软核FIFO设计用户逻辑;使用嵌入式开发工具EDK封装成可在FPGA嵌入式系统中使用的用户自定义IP核,最后通过实际测试验证了该方法的实效性。This paper introduces the user IP core design of multi-channel high-speed data transceiver module FPGA-based embedded systems. Of the Xilinx＇s ISE development tools,FPGA devices hardcore and soft-core FIFO RocketIO is used to design the user logic. The custom FPGA IP core used in embedded systems is packed using the embedded development tools of EDK. The effectiveness of the method is verified by actual test.

关 键 词：FPGA EDK 嵌入式 IP核 NPI总线 ROCKETIO MPMC PLB总线 

分 类 号：TP331.2[自动化与计算机技术—计算机系统结构]