浅析采用EDA技术设计的数字时钟  

作　　者：祝陈伟 高飞 

机构地区：[1]河北省涿州市劳动技工学校

出　　处：《杂文月刊（下半月）》2015年第1期296-296,共1页

摘　　要：数字时钟是一种计时装置，它具有时、分、秒计时功能和显示时间功能。与机械式时钟相比具有更高的准确性和直观性，无机械装置，且使用寿命长。因此得到了广泛的使用。从数字钟的发展上看，主要是向小型化、功能多样化方面发展。本课程采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在MaxplusⅡ工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，能够完时、分、秒的分别显示，由按键输入进行数字钟的校时、清零、启停功能的数字时钟。

关 键 词：数字钟 硬件描述语言 VHDL FPGA 键盘接口 

分 类 号：TP332.1[自动化与计算机技术—计算机系统结构]