AVS 3D实时解码器在FPGA/SoC平台上的设计与实现  

AVS 3D real-time decoder design and implementation based on FPGA/SoC platform

作　　者：任鹏飞[1] 于鸿洋[1] 

机构地区：[1]电子科技大学电子科学技术研究院,四川成都611731

出　　处：《电子技术应用》2015年第5期28-31,共4页Application of Electronic Technique

摘　　要：AVS(audio video coding standard)工作组针对3D视频提出了双目立体视频编解码方案。以AVS双目拼接算法为核心,通过FPGA硬件加速模块完成双目立体ES流的语法元素解析,与So C开发板Xilinx ZYNQ 7020协同工作,创新性地在FPGA/So C协同平台上实现了AVS 3D实时解码器。通过HDMI接口将解码数据输出到三维显示设备,得到了具有深度信息的3D视频,验证了AVS 3D实时解码器的有效性。AVS （audio video coding standard）group formulates stereo-packing scheme aimed at 3D video. Based on stereo- packing algorithm, using FPGA hardware acceleration module to parse the stereo-packing ES stream syntax element and cooperating with the Xilinx ZYNQ 7020 SoC development board, this paper innovatively completes the AVS 3D decoder on FPGA/SoC co-plat- form. Using HDMI port to export the decoded data to the 3D display device, it gets the 3D video with depth information and veri- fies the validity of AVS 3D real-time decoder.

关 键 词：三维视频 双目拼接算法 解码器设计 FPGA/SoC协同平台 

分 类 号：TP31[自动化与计算机技术—计算机软件与理论]