基于FPGA的循环冗余校验码设计  

作　　者：周亮[1] 余小平[1] 

机构地区：[1]成都理工大学信息科学与技术学院

出　　处：《电子世界》2015年第14期154-155,共2页Electronics World

摘　　要：本文主要介绍了循环冗余校验码的模块设计及其基本原理,并利用Verilog HDL设计循环冗余校验码,给出了基于FPGA的可编程逻辑器件的实现方法及其仿真结果.同时阐述了循环冗余校验码的应用前景。

关 键 词：循环冗余校验码 

分 类 号：TP311.1[自动化与计算机技术—计算机软件与理论]