SRAM型FPGA的SEU容错技术研究  

Study on the SEU-tolerant Techniques for SRAM-based FPGAs

作　　者：郝亚男[1] 高欣[2] 许仕龙[1] 

机构地区：[1]中国电子科技集团公司第五十四研究所 [2]中国人民解放军63916部队

出　　处：《中国集成电路》2015年第10期31-36,共6页China lntegrated Circuit

摘　　要：在空间辐射环境下,SRAM型FPGA比ASIC器件更容易产生单粒子翻转(SEU)效应,造成器件逻辑错误和系统故障,因此对航天应用中的SRAM型FPGA必须采取相应的抗单粒子翻转设计措施,提高FPGA空间应用的可靠性。分析了SEU产生原因及国内外针对SEU效应提出的FPGA加固设计方法,重点分析介绍了三模冗余技术、刷新回读技术和局部动态可重构技术等加固技术,总结比较了各种技术的优缺点。Under the space radiation, the SRAM-based FPGA is more susceptible to single event upsets （ SEU ） than ASIC devices. Due to errors induced by SEU, the function of the SRAM-based FPGA might be interrupted, even broken down. The SEU-tolerant methods are designed to improve the reliability of the SRAM-based FPGA on space applications. This paper reviews the reason of SEU and several SEU-tolerant methods for FPGA harden design, main- ly focus on the triple modular redundancy （ TMR ） method, the scrubbing and readback method and the FPGA dy- namic partial reconfiguration technology.

关 键 词：SRAM型FPGA 单粒子翻转 可靠性 

分 类 号：TN791[电子电信—电路与系统] TP302.8[自动化与计算机技术—计算机系统结构]