基于FPGA的HDB3编码和解码器的设计与实现  

The Design and Realization of HDB3 encoder and decoder based on FPGA

作　　者：吴光辉 殷严刚[2] 姜愉[3] 

机构地区：[1]广西移动钦州分公司 [2]广西师范大学 [3]钦州学院

出　　处：《电子测试》2015年第12期15-16,28,共3页Electronic Test

摘　　要：本人通过对HDB3编解码原理进行分析和研究,提出一种基于FPGA的HDB3编解码方法,并通过硬件描述语言构建了其编译码模型,使用EDA技术实现仿真,验证了其设计的有效性,其功能符合HDB 3编译码的要求。I analysis and study of the principles of HDB3 code, propose a method of HDB3 codec based on FPGA. And Through hardware description language to build＇the model of codec. Using EDA technology to realize the simulation, I Verify the effectiveness of the design. Its features correspond HDB3 codec requirements

关 键 词：HDB3编解码 FPGA VERILOG HDL Quartus Ⅱ 

分 类 号：TN911.2[电子电信—通信与信息系统]