代表扫描——一种低功耗可测试性设计结构  

Representative scan:a low-power DFT architecture

作　　者：张玲[1] 王伟征[2] 

机构地区：[1]湖北理工学院计算机学院,黄石435003 [2]长沙理工大学计算机与通信工程学院,长沙410004

出　　处：《中国科学：信息科学》2016年第4期511-522,共12页Scientia Sinica(Informationis)

基　　金：国家自然科学基金项目(批准号:61303042;61472123);湖北省自然科学基金项目(批准号:2014CFC1091);湖北省教育厅科研项目(批准号:B2014026);湖北理工学院创新人才项目(批准号:13xjz05c);湖北理工学院优秀青年科技创新团队项目(批准号:13xtz10);湖北理工学院大学生创新项目(批准号:13cx25)资助

摘　　要：传统扫描链将所有扫描单元串联,测试数据的移位路径较长,导致测试移位功耗较大.首次提出代表扫描结构,它将传统扫描链或子链中的触发器改造成环形移位寄存器,为每个环形移位寄存器遴选一个代表触发器,并将这些代表触发器串联,构成具有若干局部循环的代表扫描结构.由于代表扫描结构中仅有部分触发器参与数据移位,这大大减少了移位功耗.对于ISCAS89 benchmark电路来说,最优的代表扫描结构的移位功耗仅为传统直链扫描结构的4.68%～13.59%之间,而且电路越大,移位功耗减少的越多.对于S35932电路来说,其环形移位寄存器大小为42时,对应的移位功耗仅为直链扫描结构的4.68%.该结构仅需要在每个触发器上增加一个选择器用来选择不同的测试模式,具有较小的硬件代价.The scan chains of conventional scans consist of all the scan cells.The path for test-data shifting is therefore long,which induces a high shifting power.This paper proposes a new design-for-testing（DFT） architecture,which transforms the scan cells of a conventional scan chain or sub-chain into circular shift registers.A representative flip-flop is chosen for each circular shift register,and these are then connected serially to be set up in the representative scan architecture.In this way,the proposed representative scan reduces the shifting power and the number of test pins needed.For benchmark circuits of ISCAS89,the shifting power of the best architecture of a representative scan is only 4.68%～13.59% of a conventional scan.Especially for S35932,the shifting power is only 4.68% of that for a corresponding conventional scan.Compared with a conventional scan,a representative scan only needs to add a multiplexer for each scan cell,and the hardware cost is low.

关 键 词：数字集成电路测试 可测试性设计 扫描结构 低功耗测试 代表扫描 

分 类 号：TN407[电子电信—微电子学与固体电子学]