基于CUDA的H.264并行解码器设计与实现  

Design and Implementation of H. 264 Parallel Decoder Based on CUDA

作　　者：陈勇[1] 吴晓民[1] 杨坚[1] 奚宏生[1] 

机构地区：[1]中国科学技术大学自动化系,合肥230027

出　　处：《计算机工程》2016年第5期249-252,257,共5页Computer Engineering

基　　金：国家自然科学基金资助重点项目"三网融合业务接入系统的分析;建模与调控"(61233003);国家自然科学面上基金资助项目"基于在线测量的网络化媒体服务系统自适应优化与控制"(61174062)

摘　　要：针对H．264视频编解码标准复杂度高、运算量大的缺点，基于统一计算设备架构平台设计并实现CPU＋GPU异构并行H．264解码器，利用GPU的并行计算能力和CPU的逻辑控制优势加快运行速度，提高解码性能。实验结果表明，与FFmpege中传统的串行解码器相比，利用GPU加速的H．264并行解码器能获得2倍～7倍的性能提升，各并行单独模块也可实现5倍～11倍的加速。Aiming at the defects of H. 264 such as high complexity and large amounts of computation, this paper designs and implements the CPU ＋ GPU heterogeneous parallel H. 264 decoder based on Compute Unified Device Architecture （ CUDA）, which makes full use of GPU＇ s parallel computing ability and CPU＇ s logic control advantages, to improve the running speed and decoding performance. Experimental result shows that the performance is improved 2 -7 times when using GPU acceleration,and the each parallel module can also accelerate 5 to 11 times, compared with that of the traditional serial decoder in FFmpeg.

关 键 词：图形处理器 统一计算设备架构平台 H.264标准 视频编解码器 并行化 

分 类 号：TP37[自动化与计算机技术—计算机系统结构]