参数化的嵌入式乘法器测试技术研究  

Parameterized method for fault test of embedded multiplier

作　　者：肖景[1,2] 杨会平[1,2] 贺达江[1,2] 

机构地区：[1]武陵山片区生态农业智能控制技术湖南省重点实验室,怀化418000 [2]怀化学院,怀化418000

出　　处：《电子测量技术》2016年第6期98-101,共4页Electronic Measurement Technology

基　　金：湖南省自科基金(2015JJ6090);怀化学院校级课题(HHUY2013-03)资助项目

摘　　要：设计并实现了一种利用内建自测试(built-in self-test,BIST)技术对Alteral公司FPGA芯片中嵌入乘法器资源实施故障检测与诊断的方法。该方法利用VHDL语言设计一种独立于乘法器内部结构测试算法,通过3次配置下载,可以检测出芯片中嵌入乘法器资源在工作模式下所有固定故障类型,同时能够对故障乘法器进行定位。最后在被测乘法器测试模型之上设计了完整的BIST测试电路,通过对该电路的实测,验证了文中测试方法的准确性与有效性。This paper describes a fault detection and diagnosis method with BIST technology to verify the integrity of the embedded multiplier cores in Alteral’s FPGAs .This approach uses an architecture independent test algorithm implemented by the hardware description language .Through three configuration download ,it can detect all kinds of faults in multipliers at the modes of operation .At the same time ,it can identify the location of faulty multiplies . Finally ,verifying the effectiveness and accuracy of the proposed method through an integral BIST test circuit which based on the test model of measured multiplier .

关 键 词：FPGA VHDL 乘法器 BIST 

分 类 号：TN710[电子电信—电路与系统]