级联式高阶Σ△M数字式闭环微机械加速度计  

Digital closed-loop micromachined accelerometer based on cascaded multi-stage-noise-shaping Σ△M

作　　者：陈方[1] 刘卫平 刘礼[3] 张勇军[3] 

机构地区：[1]中科院上海微系统与信息技术研究所传感技术国家重点实验室,上海200050 [2]上海航天电子通讯设备研究所,上海201109 [3]北京科技大学高效轧制国家工程研究中心,北京100083

出　　处：《中国惯性技术学报》2016年第3期399-403,共5页Journal of Chinese Inertial Technology

基　　金：国家自然科学基金资助项目(61504159)

摘　　要：基于Sigma-delta Modulator(Σ△M)原理的数字闭环微机械加速度计不仅实现了力反馈闭环控制,同时直接完成信号的模数转换。基于全差分式电容微加速度设计了一种2-2级联式(MASH)高阶Σ△M闭环系统——MASH_(2-2),并与传统的单环路二阶、四阶Σ△M闭环系统(SD2、SD4)进行了仿真分析比较,研制了原理样机。微加速度计是基于结构层厚度50mm的SOI硅片通过DRIE刻蚀、气态HF释放等一系列微加工工艺得到,系统电路以数字化方式集成在FPGA中。常压下测试结果表明,样机的灵敏度为0.876 V/g,噪声基底为-110 d B,零偏不稳定性为20mg,静态温漂为40.8mg/℃,量程为±20 g。Sigma-delta modulator（Σ△M） interfaces are attractive for micromachined accelerometers since they combine the benefits of closed-loop feedback and analog-to-digital conversion at a relatively modest circuit cost.A 2-2 cascaded multi-stage-noise-shaping（MASH） Σ△M architecture,i.e.4th-order（MASH_（2-2））,is designed for fully differential capacitive micro-accelerometer,and simulation comparison is made between the MASH_（2-2）and traditional single-loop Σ△M interface（4th-and 2nd-order）.Based on a silicon-on-insulator（SOI） wafer with 50mm-thickness device layer,the accelerometer is fabricated using dicing-free and dry-release processes.The hardware implementation of MASH_（2-2） Σ△M interface circuit is based on a FPGA chip and an analog circuit.Experimental results under atmospheric pressure show that the sensitivity,noise floor,bias instability,zero offset temperature drift,and input range of MASH_（2-2） accelerometer is 0.876 V/g,-110 d B,20 mg,55.8 mg/℃,and ±20 g,respectively.

关 键 词：Σ△M 微机械加速度计 数字闭环 模数转换 MASH_(2-2) 

分 类 号：U666.1[交通运输工程—船舶及航道工程]