CMOS集成电路ESD保护技术研究  

Research on CMOS Integrated Circuit ESD Protection Technology

作　　者：董培培[1] 张海涛[2] 

机构地区：[1]中国电子科技集团公司第四十七研究所 [2]中国人民解放军95979部队

出　　处：《微处理机》2016年第5期9-12,共4页Microprocessors

摘　　要：介绍了ESD保护原理、测试方法及典型的ESD保护电路,针对2000V的HBM模型ESD保护指标要求,采用CSMC 0.5μm 25V(VGS)/25V(VDS)DPTM工艺模型和GGMOS器件进行了全芯片的ESD保护电路设计,并对ESD保护管的输出驱动级做了探索,在保证输出级ESD保护能力的同时,提高了输出端口的带负载能力。鉴于ESD保护结构工艺移植性较差,保护性能与工艺密切相关的特点,结合具体版图设计实践,总结了ESD保护结构版图设计的通用原则。这些原则旨在提高ESD保护结构的抗静电能力或提高ESD保护器件的工作可靠性,与具体的实现工艺无关。流片后的ESD实验表明,设计的ESD保护结构可以承受2000V HBM ESD攻击。The principles, measurement methods and typical circuits of ESD Protection are introduced in this paper. Using CSMC 0.5μm 25V（VGS）/ 25V（VDS） DPTM Process and GGMOS devices, the ESD protection circuits of the whole chip are designed to achieve 2000V HBM ESD protection ability, and output driver designed with ESD protection FETs is explored to raise the driving ability of output pin while keeping the ESD protection ability. Because technology portability of ESD protection circuits is bad and ESD protection ability is highly related with technology, combined with layout design practice, the general principles of ESD layout design are presented. The principles, regardless of technology, aim at raising the protection ability or reliability of ESD protection structure. The ESD experiment of the fabricated chip shows that the designed ESD protection structure can endure 2000V HBM ESD attack.

关 键 词：ESD保护 GGMOS器件 电路设计 版图设计 通用原则 工作可靠性 

分 类 号：TN4[电子电信—微电子学与固体电子学]