检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
机构地区:[1]中国地质大学机械与电子信息学院,武汉430074
出 处:《电子技术(上海)》2016年第10期65-68,共4页Electronic Technology
基 金:湖北省自然科学基金面上项目(2014CFB896)资助课题
摘 要:JESD204B协议规定的串行接口(Serdes接口)是ADC/DAC转换器与数字信号处理器之间进行数据传输和交换的新兴接口。对JESD204B接口协议规定的发送端电路进行了具体设计和实现。首先描述了协议对发送端电路的性能要求,然后给出了包含组帧器、控制器和数据链接层处理等三个主要电路模块的八通道发送端电路设计方案和具体实现过程。该设计还跟第三方IP核进行了对比仿真,结果表明,发送端电路能够完成协议规定功能,可直接应用于JESD204B协议规定的新兴接口电路设计。The serial interface(Serdes interface) provided by the JESD204 B protocol is a new interface for data transfer and exchange between ADC/DAC converter and digital signal processor. Sending circuit of JESD204 B interface agreement, has carried on the detailed design and implementation. First describes the performance requirements of the protocol for transmitter circuit. Then the design scheme and implementation process of the eight channel transmitter circuit are presented,which contains three main circuit modules, including group frame device, controller and data link layer processing.The design is compared with the third party IP core and the simulation results show that the sender can accurately complete the required functions which can be directly applied to the design of the new interface circuit provided by JESD204 B.
关 键 词:JESD204B Serdes接口 发送端 电路设计 现代信号处理
分 类 号:TN919.3[电子电信—通信与信息系统]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.3