基于IEEE 1149.7标准的多TAPC芯片的测试和调试技术研究  

Test and Debug Technologic Research on Multi-TAPC Chip Based on IEEE1149.7 Standard

作　　者：颜学龙[1,2] 何正亮[1] 陈寿宏[1,2] 

机构地区：[1]桂林电子科技大学电子工程与自动化学院,广西桂林541004 [2]广西自动检测技术与仪器重点实验室,广西桂林541004

出　　处：《微电子学与计算机》2016年第12期71-74,79,共5页Microelectronics & Computer

基　　金：广西自动检测技术与仪器重点实验室基金项目(YQ15101)

摘　　要：以CJTAG标准和JTAG标准为依据,在深入研究这两个标准的基础上,利用Quartus II开发平台和Verilog HDL语言设计了多TAPC结构,并用Modelsim进行仿真验证,结果表明多TAPC结构能够有效地对多TAPC芯片进行测试和调试.In this paper, based on the JTAG Standard and CJTAG Standard, in-depth study on the standards, using the Platform of Quartus II and Verilog HDL language to design multi-TAPC architecture and simulation by using the Modelsim simulation tool. The results indicate that multi TAPC architecture can be effictively tested and debugged multi TAPC chip.

关 键 词：CJTAG标准 JTAG标准 多TAPC结构 

分 类 号：TN4[电子电信—微电子学与固体电子学]