基于VHDL语言的数字钟设计  

作　　者：张颖[1] 

机构地区：[1]中国海洋大学信息科学与工程学院,山东青岛266100

出　　处：《科技创新与应用》2017年第12期80-81,共2页Technology Innovation and Application

摘　　要：以自顶向下的模块化方法进行数字钟系统设计,采用VHDL语言编写各功能模块,原理图作为顶层文件的方式,在Quartus II集成开发环境里进行编译、仿真、综合,最后在线下载到实验箱进行调试,调试结果表明:数字钟的时间显示、调时和闹钟功能均可实现。

关 键 词：EDA技术 VHDL 自顶向下 数字钟 

分 类 号：TP311.52[自动化与计算机技术—计算机软件与理论]