有限状态机在FPGA硬件实验中的应用  

Application of Finite State Machine in FPGA Hardware Experiment

作　　者：冯建文[1] 

机构地区：[1]杭州电子科技大学计算机学院,杭州310018

出　　处：《实验室研究与探索》2017年第6期138-141,共4页Research and Exploration In Laboratory

基　　金：浙江省高等教育教学改革项目(jg2013058);教育部国家精品资源共享课程(高教厅函[2016]54号)

摘　　要：有限状态机(FSM)是描述与实现顺序控制的有效工具,广泛应用于计算机、数字系统和工业自动化领域。介绍了FSM的概念、原理与设计步骤,阐述了使用FSM实现按键消抖实验、串行通信实验和多周期CPU实验的原理和具体方法。将FSM应用于FPGA硬件实验中,使学生能够理解FSM的原理,并掌握其设计方法,取得了较好的实验教学效果。Finite state machine（ FSM） is an effective tool to describe and implement sequential control,and it is widely used in the fields of computer,digital system and industrial automation. The article introduces the concept,principles and design procedure of FSM,and expounds the principles and methods of using FSM to realize the key jitter elimination experiment,serial communication experiment and multi-cycle CPU experiment. In this article,FSM is applied to FPGA hardware experiment,so that students can understand the principles of FSM,and master the FSM design methods. The experiment design has achieved good teaching effect.

关 键 词：有限状态机 现场可编程门阵列 硬件实验 按键消抖 串行通信 多周期CPU 

分 类 号：TP33[自动化与计算机技术—计算机系统结构]