适用于高速高分辨率ADC的CMOS运算放大器设计  

作　　者：江浩[1] 钱慧[1] 王仁平[1] 

机构地区：[1]福州大学物理与信息学院,福建福州350116

出　　处：《福建电脑》2017年第10期24-25,31,共3页Journal of Fujian Computer

基　　金：福建省教育厅(一般项目)JA13039

摘　　要：设计了一种用于高速高分辨率ADC的运算放大器。电路采用全差分结构,以及运用了增益提高技术的折叠式共源共栅放大器,以满足高速、高精度的要求。仿真结果表明,运放的增益达到85d B,带宽为785MHZ,有较大的压摆率,能满足12位40MS/s采样保持电路的应用。

关 键 词：运算放大器 共源共栅 增益提高 采样保持 

分 类 号：TN722[电子电信—电路与系统]