Memory及其controller芯片I/O测试(上篇)  

作　　者：马卓凡 

机构地区：[1]是德科技

出　　处：《中国集成电路》2018年第1期75-82,共8页China lntegrated Circuit

摘　　要：1 DDR总线的设计、调试和验证在计算机架构中,DDR作为程序运算的动态存储器,面对如高性能计算、图形计算、移动计算、工业应用等领域的要求,发展出DDR4,以及用于图形计算的GDDR5,HBM2,面向移动计算的低功耗LPDDR4等标准。处理器的运算速度越来越快,DDR的性能也要求越来越高,明显的趋势是DDR总线工作频率持续提升,DDR4达到3.2 GT/s.

关 键 词：I/O MEMORY CONTROLLER 眼图测试 逻辑分析仪 仿真软件 读操作 信号速率 时序特性 电源完整性 

分 类 号：TP336[自动化与计算机技术—计算机系统结构]