数字逻辑电路课程设计实验教学改革与实践  

作　　者：肖杰[1] 李强[1] 龙胜春[1] 胡海根[1] 卢书芳[1] 

机构地区：[1]浙江工业大学计算机科学与计算学院,浙江杭州310023

出　　处：《计算机教育》2018年第5期71-75,共5页Computer Education

基　　金：国家自然科学基金项目(61502422);浙江省自然科学基金项目(LQ15F020006;LY18F020028);浙江工业大学课堂教学改革项目(KG201616;GZ17091190002);浙江工业大学创新性实验项目"浙江工业大学计算机类相关专业硬件实验项目的改革与探索"

摘　　要：针对计算机专业学生的数字逻辑电路课程设计教学存在的不足,提出有针对性的实验教学改革思路,首先选择类C的Verilog HDL语言做设计性实验,其次根据从单一到综合的学习规律与专业培养目标的要求,精心设计3个逐层递进的实验课题,最后在考核方式上对于自选题组采用项目答辩模式对课题成果进行考核,并以实例说明教学效果。

关 键 词：数字逻辑电路 实验教学改革 VERILOG HDL 课题设计 考核方式 

分 类 号：G642[文化科学—高等教育学]