基于FPGA的DDR3用户接口设计  

作　　者：潘一飞[1] 余海[1] 

机构地区：[1]南京理工大学电子工程与光电技术学院,江苏南京210094

出　　处：《电子制作》2013年第15期9-10,16,共3页Practical Electronics

摘　　要：本文详细介绍了在Xilinx Virtex-6系列FPGA中使用MIG3.7IP核实现高速率DDR3芯片控制的设计思想和设计方案。针对高速实时数字信号处理中大容量采样数据通过DDR3存储和读取的应用背景,设计和实现了适用于该背景的控制状态机,并对控制时序作了详尽的分析。系统测试结果表明,该设计满足大容量数据的高速率存储和读取要求。

关 键 词：DDR3控制 IP核 FPGA 高速实时数字信号处理 

分 类 号：TN791[电子电信—电路与系统] TN911.72