基于FPGA的高精度计时系统设计  

作　　者：齐锦[1] 李杰 张远[1] 刘成[1] 刘灏 

机构地区：[1]西北大学信息科学与技术学院,陕西西安710127 [2]中国兵器工业第203研究所,陕西西安710065

出　　处：《电子制作》2014年第21期31-32,共2页Practical Electronics

摘　　要：基于Altera FPGA为核心设计高精度计时仪,方案采用Verilog HDL编程实现高精度连续计时模块,并把相应的数据信息经过处理后通过RS232串口上传至上位机。该方案系统集成度高、工作可靠,达到既定计时精度要求。

关 键 词：FPGA 连续计时 RS232 

分 类 号：TH714.8[机械工程—测试计量技术及仪器]