Verilog HDL模块化程序设计  

作　　者：向兵[1] 

机构地区：[1]绵阳职业技术学院,四川绵阳621000

出　　处：《科技资讯》2017年第27期12-13,共2页Science & Technology Information

摘　　要：电子技术设计的核心是EDA,目前,EDA技术的设计语言主要有Verilog HDL和VHDL两种,相对来说Verilog HDL语言相对简单,上手快,其语法风格与C语言类似,据统计,Verilog HDL和VHDL的使用比率大概是80%和20%,在中国,大多数电子行业企业都采用Verilog。而模块化的设计让Verilog HDL语言具有思路清晰、逻辑关系明确、可读性强等特点,模块化的设计在Verilog HDL语法设计中也成为主流。

关 键 词：VERILOG EDA 模块化 

分 类 号：TP334.7[自动化与计算机技术—计算机系统结构]