检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:崔丹丹 宫永生[2] CUI Dan-dan;GONG Yong-sheng(Univers让y of Chinese Academy of Science ,Beijing 101400,China;Key Laboratory of Space Utilization,Technology and Engineering Center for Space Utilization ,Chinese Academy of Science,Beijing 100094,China)
机构地区:[1]中国科学院大学,北京101400 [2]中国科学院太空应用重点实验室,中国科学院空间应用工程与技术中心,北京100094
出 处:《微电子学与计算机》2019年第6期26-30,共5页Microelectronics & Computer
基 金:国家自然科学基金(617011484)
摘 要:针对当前SATA接口数据传输低延迟和读写性能的不足,结合空间应用对主控系统的需求,进行了高速接口设计,本文提出了一种NVMe高速存储的FPGA实现方案.基于Xilinx公司的ZC706评估板,参考NVMe协议1.3a,运用VHDL硬件描述语言,采用模块化设计理念,完成NVMe主控IP核的设计.经仿真验证表明,该主控IP核能正确完成读、写、设备复位、识别等操作,可应用于嵌入式存储系统.In view of the shortcomings of low-latency data transmission and fast reading and writing of the current SATA interface, combined with the requirement of space application to the host controller, this paper proposed a FPGA implementation scheme for NVMe high-speed storage. It takes NVMe 1.3 a protocol for reference and is implemented on the basis of ZC706 evaluation board of Xilinx with modular design concept in VHDL language. According to the simulation verification, it shows that the controller IP core can realize many operations, such as reading, writing, device reset and identification. It can be applied to embedded storage system.
关 键 词:NVMe1.3a 主控端 高速 FPGA VHDL
分 类 号:TP3[自动化与计算机技术—计算机科学与技术]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.117