一种1.8 V低功耗14位20 Msps模数转换器的设计  

A Design of a 1.8V Low Power 14 bit 20 Msps Analog-to-Digital Converter

作　　者：蔡化 王勇 CAI Hua;WANG Yong(Chengdu Image IC Design Technology Co.,Ltd,Sichuan 610041,China.)

机构地区：[1]成都微光集电科技有限公司

出　　处：《集成电路应用》2019年第11期8-11,共4页Application of IC

基　　金：四川省科技企业科技创新课题项目

摘　　要：一种基于 0.18 m CMOS 工艺,采样率 20 Msps,14 位的模数转换器(ADC)的设计。由于采 用了一种改进的无采样保持结构(SHA-less)和运放共享技术,该 ADC 的功耗大大降低,在 1.8 V 电源 下功耗为 106 mW。同时,该 ADC 还通过一种快速后台校准的方式,获得了较高的线性度,最终使得此 ADC 在柰奎斯特采样率内实现 11.2 位有效位。This paper describes a design of a 0.18 μm CMOS process with a sampling rate of 20 Msps and a 14 bit analogtodigital converter(ADC).The power consumption of the ADC is greatly reduced by using an improved Sampleless Holding Architecture(SHAless) and operation sharing technology.The power consumption of the ADC is 106 mW under 1.8 V power supply.At the same time,the ADC achieves a high linearity through a fast background calibration method,which finally enables the ADC to achieve 11.2 bits of significant bits in Naqyquist sampling rate.

关 键 词：CMOS 运放共享 低功耗 后台校准. 

分 类 号：TM933.4[电气工程—电力电子与电力传动]