基于FPGA的帧级异步FIFO设计  

作　　者：水颖 

机构地区：[1]第七一五研究所,杭州310023

出　　处：《声学与电子工程》2020年第2期32-34,共3页Acoustics and Electronics Engineering

摘　　要：为了解决FIFO对整帧数据的缓存问题,文章设计完成了一种基于FPGA的帧级异步FIFO,该异步FIFO是基于Verilog HDL高级可编程语言实现的,它可以很方便的用于互联网数据帧的中间缓存,保证互联网数据帧在大吞吐量情况下不易发生丢失。采用modelsim 10.6仿真验证该设计,并应用于实际项目中进行大规模测试,结果表明该方案工作性能可靠稳定。

关 键 词：帧级 异步FIFO 存储 

分 类 号：TN791[电子电信—电路与系统] TP333[自动化与计算机技术—计算机系统结构]