不同栅介质工艺对4H-SiC MOS电容可靠性的影响  

作　　者：谭永亮 刘佳佳 张力江[1] 李波 

机构地区：[1]中国电子科技集团公司第十三研究所,河北省石家庄市050051

出　　处：《电子技术与软件工程》2021年第11期97-99,共3页ELECTRONIC TECHNOLOGY & SOFTWARE ENGINEERING

摘　　要：本文研究了氮掺杂、磷掺杂、磷掺杂与Si3N4复合介质相结合三种不同栅介质工艺对SiC MOS电容可靠性的影响。通过I-V特性测试及经时击穿(TDDB)测试评价不同栅介质工艺的SiC MOS电容可靠性。结果表明,将磷掺杂工艺和SiO2/Si3N4复合栅介质结合,能有效提升栅介质的绝缘性和寿命,其中磷掺杂处理很好地钝化了SiC/SiO2界面处的碳团簇和界面态,而Si3N4介质能有效提高器件的绝缘性。将两者相结合,I-V特性测试的击穿场强达到14.5MV/cm-1,TDDB测试结果表明在0.2MV/cm·s的斜坡电压下,经过78s后样品击穿。

关 键 词：碳化硅 金属氧化物半导体电容 磷掺杂栅介质工艺 经时绝缘击穿 斜坡电压法 可靠性 

分 类 号：TN386.1[电子电信—物理电子学]