一种适用于高性能DSP的后端设计与实现  

Design and Implementation of a Back-end for High Performance DSP

作　　者：李旭 胡兵 王兴家 李世平[1] 张添翼 LI Xu;HU Bing;WANG Xingjia;LI Shiping;ZHANG Tianyi(Jiangsu Huachuang Microsystems Co.,Ltd.,Jiangsu 211800,China;Nanjing Institute of Electronic Technology,Jiangsu 210013,China)

机构地区：[1]江苏华创微系统有限公司,江苏211800 [2]南京电子技术研究所,江苏210013

出　　处：《集成电路应用》2022年第4期228-229,共2页Application of IC

基　　金：国家重大专项课题。

摘　　要：阐述一种适用于高性能DSP的后端设计与实现技术,基于高性能DSP的特定结构与关键路径,有针对性地完成后端设计与实现。基于28nm工艺,可实现高性能DSP频率大于750MHz的时序收敛。This paper expounds a back-end design and implementation technology suitable for high-performance DSP. Based on the specific structure and critical path of high-performance DSP, the back-end design and implementation are completed. Based on the 28 nm process, the timing convergence of high-performance DSP with frequency greater than 750 MHz can be realized.

关 键 词：电路设计 高性能DSP 时序收敛 

分 类 号：TN402[电子电信—微电子学与固体电子学] TN492