基于单体多字与多体并行系统优化主存结构研究  

作　　者：陈益[1] 

机构地区：[1]湖北工业大学理学院,湖北武汉430068

出　　处：《企业科技与发展》2022年第4期35-37,共3页Sci-Tech & Development of Enterprise

基　　金：全国高等院校计算机基础教育研究会一般专题类项目“工学专业《C程序设计》课程思政建设方法研究”(编号:2022-AFCEC-318);湖北省教育厅科学研究计划指导性项目“Java多线程同步机制synchronized关键问题研究”(编号:B2021069);湖北工业大学“课程思政”示范课程建设项目“C程序设计课程思政建设”(编号:2020020);湖北省教育厅哲学社会科学研究重点项目“新工科背景下基于BOPPPS模型的工程教育方法研究”(编号:19D031);湖北工业大学校级教学研究项目“基于BOPPPS模型在Java程序设计课程中的运用措施研究”(编号:2018029)。

摘　　要：主存和CPU之间的速度差距导致了CPU执行效率的降低。对主存进行结构优化、采用高效性能存储芯片、增加存储器带宽及构建多层次存储结构在改善二者速度差距上都有积极的作用。相比而言,以单体多字和多体并行的方法对主存结构进行优化,能用更小的成本获得更理想的效果,尤其是多体并行系统的低位交叉方式,对缩小主存和CPU之间速度差距有积极作用。对比得知,从结构上对主存进行调整,可以在一定程度上缩小主存与CPU之间的速度差距。

关 键 词：存储芯片 带宽 主存结构优化 单体多字 多体并行 

分 类 号：G642[文化科学—高等教育学]