28nm CMOS工艺的12位3Gs/s射频采样流水线模数转换器设计  

Design of a 12bit 3Gs/s RF-Sampling Pipelined ADC in 28nm CMOS

作　　者：张辉 李丹 王海军 高远 富浩宇 李婧 张煜彬 王紫琪 ZHANG Hui;LI Dan;WANG Haijun;GAO Yuan;FU Haoyu;LI Jing;ZHANG Yubin;WANG Ziqi(Shanghai Belling Co.,Ltd.,Shanghai 200233,China)

机构地区：[1]上海贝岭股份有限公司,上海200233

出　　处：《集成电路应用》2022年第6期4-5,共2页Application of IC

基　　金：上海市工业强基项目。

摘　　要：阐述一款12位3Gs/s射频采样流水线ADC芯片的设计和测试。通过使用多路时间交织、无采样保持、多比特的流水线ADC结构,并且辅以数字校准技术和P/N互补输入的运放结构,大大提升了ADC采样速率、降低了芯片的功耗和噪声。该ADC在140MHz输入信号时实现了53.8dBFS的SNR和62dBc的SNR,并且可以对高达1.2GHz的中频信号进行采样。该芯片ADC内核仅消耗500mW,芯片面积6mm^(2)。A 12-bit 3Gs/s pipelined ADC implemented in 28nm CMOS process is presented in this paper. It is build with 4 channel interleaved architecture. Digital calibrated multi-bit SHA-less pipelined stages with improved P/N complemented input OTA are employed to achieve high speed and low power. This ADC attains an SNR of 53.8dBFS, an SFDR of 62dBc for 140MHz input signal, and can digitize 1.2GHz RF input. The ADC core consumes only 500mW and occupies 23mm^(2) active area.

关 键 词：集成电路设计 流水线模数转换器 数字校准 射频采样 

分 类 号：TN402[电子电信—微电子学与固体电子学] TN792