抑制CMOS输出端口反向漏电设计  

Design of Suppressing Reverse Leakage of CMOS Output Port

作　　者：叶宗祥 史良俊 YE Zongxiang;SHI Liangjun(China Electronics Technology Corporation No.55 Research Institute,Nanjing 210096,China;Wuxi Etek Micro-Electronic Co.,Ltd.,Wuxi 214028,China)

机构地区：[1]中国电子科技集团公司第五十五研究所,南京210096 [2]无锡力芯微电子股份有限公司,江苏无锡214028

出　　处：《电子与封装》2022年第10期36-41,共6页Electronics & Packaging

摘　　要：提出了抑制CMOS输出端口反向漏电的结构,当电源端接地或者悬空,CMOS输出端口接高电平时,通过优化控制逻辑,由输出端口为电路提供电源电压,从而抑制了输出端口对电源端口的漏电。以华润微电子0.25μm 5 V工艺实现电路版图并流片,典型漏电为0.01μA。A structure to suppress the reverse leakage of CMOS output port is proposed.When the power terminal is grounded or suspended,and the CMOS output port is connected to a high level,the output port provides the power voltage for the circuit by optimizing the control logic,so as to suppress the leakage of output port to power port.Based on China Resources Microelectronics 0.25μm 5 V process,parallel flow of circuit layout is realized,and the typical leakage is 0.01μA.

关 键 词：反向漏电抑制 CMOS输出端口 电源不上电 

分 类 号：TN492[电子电信—微电子学与固体电子学]