兼容TTL电平的高速CMOS端口电路设计  

TTL-Level Compatible High-Speed CMOS Port Circuit Design

作　　者：邱旻韡 黄登华 屈柯柯 QIU Minwei;HUANG Denghua;QU Keke(China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214035,China)

机构地区：[1]中国电子科技集团公司第五十八研究所,江苏无锡214035

出　　处：《电子与封装》2023年第8期52-55,共4页Electronics & Packaging

摘　　要：基于0.8μm CMOS工艺设计了全新的兼容晶体管-晶体管逻辑(TTL)电平的高速CMOS端口电路,该端口电路不仅可以实现与TTL兼容的输入电平,还具有传输延迟时间短的优点。电路工作温度为-55~125℃。电路在工作电压为5V时,输入翻转电平为1.3V,传输上升延迟时间小于1ns,下降延迟时间小于1ns。Based on the 0.8μm CMOS process,a new transistor-transistor-logic(TTL)level compatible high-speed CMOS port circuit is designed,which not only realizes TTL-compatible input level,but also has the advantage of low transmission delay time.Circuit works at the temperature of-55-125℃.At 5 V operating voltage,the input flip level is 1.3 V,the transmission rise delay time is less than 1 ns,and the falling delay time is less than 1 ns.

关 键 词：TTL电平兼容 高速CMOS端口电路 传输延迟时间 

分 类 号：TN495[电子电信—微电子学与固体电子学]