一种嵌入式微控制器的指令Cache设计方案  

作　　者：王睿 张艳花[1] 

机构地区：[1]中北大学信息与通信工程学院,山西太原030051

出　　处：《电子制作》2025年第4期22-25,共4页Practical Electronics

摘　　要：在传统的指令Cache设计方案中,VTag存储器大小取决于处理器的总线宽度以及指令Cache的Cache行数和Cache行大小。本文提出了一种优化指令Cache的电路设计,通过减小指令Cache覆盖的取指空间,在不影响指令Cache对外接口的总线宽度以及Cache行数和Cache大小的情况下,进一步减小了VTag存储器的大小。本文用DC(Design Compiler)对指令Cache进行综合,结果表明,本文设计实现的指令Cache较传统方案在减少芯片面积的同时,显著提升了电路频率,对嵌入式微控制器的指令Cache设计具有重要的实用价值。

关 键 词：嵌入式 微控制器 处理器 指令CACHE 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]