Unfolding算法实现的高速并行CRC电路的VLSI设计  

High-Speed Parallel CRC Circuits in VLSI Based on Unfolding Algorithm

作　　者：程超[1] 程善美[1] 

机构地区：[1]华中科技大学,武汉430074

出　　处：《微电子学与计算机》2002年第12期68-69,共2页Microelectronics & Computer

摘　　要：文章通过分析Unfolding算法和被广泛应用的串行CRC校验电路,提出了一种新的高速并行CRC电路,给出了推导过程,并对它的优缺点进行了讨论。This paper presents a novel High-Speed Parallel CRC Circuits in VLSI Based on the analysis of Unfolding algorithm and the conventional serial CRC Architecture.This paper also presents the way to get it and discusses its a dvantages and disadvantages.

关 键 词：Unfolding算法 高速并行CRC电路 VLSI 设计 超大规模集成电路 

分 类 号：TN47[电子电信—微电子学与固体电子学]