一种新型高速数字锁相环的研究  

Study of a New High Speed DPLL

作　　者：张振川[1] 王越先[1] 赖伟 

机构地区：[1]东北工学院 [2]昆明钢铁公司

出　　处：《电讯技术》1992年第3期19-24,共6页Telecommunication Engineering

摘　　要：本文针对传统方法实现的数字锁相环(DPLL)工作速率低的问题,通过对一种典型的DPLL的分析,找出影响其工作速率的主要因素,研究并提出了一种全新的高速实现方法,并在实验室进行了数据传输位同步提取实验。Aiming at the problem that DPLL made by traditional method is low inspeed. the paper has pointed out the main factors which affect the working speedby the analysis to a typical DPLL. A new implementation method for high speedDPLL is Proposed and studied. The experiment is done for bit synchronization sys-tem in laboratory.

关 键 词：数据通信 数字锁相环 位同步 

分 类 号：TN911.8[电子电信—通信与信息系统]