与或结构算术逻辑单元的优化设计  

Architecture Optimization of And-Or ALU

作　　者：李志斌[1] 居晓波[1] 朱文[1] 程君侠[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室,上海200433

出　　处：《固体电子学研究与进展》2003年第1期79-82,共4页Research & Progress of SSE

摘　　要：对传统与或结构的 ALU进行分析并改进 ,并提出一种新结构的 ALU。它具有两级流水线结构 ,可以执行 2 0条指令 ,具有更为有效的 P和 G的函数发生器 ,并且减少了控制端的数目 ,以降低译码电路的规模 ,有利于控制整个系统的面积和功耗。Analyzing and optimizing the traditional and-or ALU architecture in this paper,we has designed a novel ALU architecture.The designed ALU performs 20 instructions and has a two-stage pipelined architecture.The new ALU has more efficient propagation(P) and generation (G) block.The number of controllers is a half of the traditional ALU,and the scale of encoding circuit has decreased.

关 键 词：与或结构 算术逻辑单元 数字电路 ALU 函数发生器 逻辑电路 

分 类 号：TN431.2[电子电信—微电子学与固体电子学]