层次化设计方法在简易数字钟设计中的应用  

Application of TOP TO DOWN in Simple Digital Tinger

作　　者：赵永红[1] 兰云[1] 

机构地区：[1]安徽理工大学电气工程系,安徽淮南232001

出　　处：《现代电子技术》2003年第9期66-67,共2页Modern Electronics Technique

摘　　要：研究用层次化设计方法 (TOP TO DOWN)在 EDA设计中实现简易数字钟 ;采用 FOUNDATION1.5集成开发环境编辑 ,综合 ,仿真 ,并下载到 SE XC95 10 8型数字实验系统进行电路测试 ,该设计简单 ,易懂 ,性能可靠。Simple digital timer in EDA design is completed with TOP TO DOWN method.FOUNDATION1.5 integrated development environment is adopted to edit,synthesize,simulate,Moreover,it can be downloaded and kept in SEXC95108 laboratory system to test the circuit.This design method is simple,comprehensible and reliable.

关 键 词：层次化设计 EDA设计 简易数字钟 PLD模块化 

分 类 号：TP33[自动化与计算机技术—计算机系统结构]