RS编译码的一种硬件解决方案  

作　　者：李红军[1] 杜兴民[1] 王兴华[1] 

机构地区：[1]西安空军工程大学工程学院,710038

出　　处：《电子技术应用》2003年第5期59-61,共3页Application of Electronic Technique

摘　　要：提出了基于欧氏算法和频谱分析相结合的RS码硬件编译码方法;利用FPGA芯片实现了GF(28)上最高速率为50Mbps、最大延时为640ns的流式译码方案,满足了高速率的RS编译码需求。

关 键 词：RS编译码 欧氏算法 FPCA芯片 流式译码 伴随式 IDFT 差错控制编码技术 

分 类 号：TN911.22[电子电信—通信与信息系统]